CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - VHDL ALU

搜索资源列表

  1. ALU

    0下载:
  2. vhdl 语言程序设计,包括alu, mux 部分的程序设计。
  3. 所属分类:中间件编程

    • 发布日期:2008-10-13
    • 文件大小:62074
    • 提供者:dehua
  1. alu

    0下载:
  2. 16位RISC CPU的ALU,使用VHDL编写
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2513
    • 提供者:李斌
  1. vhdl实现alu的源代码

    0下载:
  2. VHDL实现ALU的源代码,并且提供了一个详细的testbench!-ALU VHDL source code, and provide a detailed testbench!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1740
    • 提供者:飞扬
  1. ALU.zip

    0下载:
  2. VHDL实现cpu核心逻辑与运算单元模块的实现,完成4bit*4bit输入8bit输出的运算,可做加减乘除逻辑移位6种操作,the implementation of Arithmetic and logic unit based on VHDL, can do as the adder,subtractor,multiplier,divider,shifter and logic operation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:619981
    • 提供者:caolei
  1. PIPE_LINING_CPU_TEAM_24

    1下载:
  2. 采用Quatus II编译环境,使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令(均不考虑虚拟地址和Cache,并且默认为小端方式): add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4947366
    • 提供者:
  1. ARM32ALU

    0下载:
  2. VHDL ARM 32位ALU的设计,基于Quaryus II平台-VHDL ARM 32 位 ALU design platform based on Quaryus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:287800
    • 提供者:逆天之刃
  1. ALU

    0下载:
  2. 一个芯片内ALU的vhdl程序简单描述。-The VHDL discr iption of a chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2407
    • 提供者:姚江超
  1. 4bitALU

    0下载:
  2. 4 bit ALU 设计功能仿真和门级仿真结果 -4 bit ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:104156
    • 提供者:吴涵
  1. 16bitalu

    0下载:
  2. 16 bit alu using the vhdl it has 16 function perform by control unit with 4 control signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1002193
    • 提供者:jai
  1. ALU_ise10migration

    0下载:
  2. It s vhdl source code for 32 bit ALU.
  3. 所属分类:VHDL-FPGA-Verilog

  1. ALU_design

    0下载:
  2. 一个关于设计简单ALU的说明书,当中附有源代码,测试可行,同时效率比较高,算法也比较完善-A simple ALU design specification, which attached to the source code, test feasible, while more efficient, the algorithm is also relatively perfect
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-02
    • 文件大小:318877
    • 提供者:szx
  1. CPU

    0下载:
  2. RC4 Encrpytion 1.Encrpyt strings 2.Create pairs of keys for encoding and decoding automatically 3.Present the crptograph 4.Decode the crptograph to get the plaintext -This CPU has basic instruction set, and we utilize its instruction set
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-23
    • 文件大小:34664
    • 提供者:Jane
  1. yetert

    0下载:
  2. This package includes 4-bit calculator designed in Xilinx FPGA 10 using VHDL. This calculator contains 3 registers, 1 ALU, 1 decoder and 1 FSM (finite state machine).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:458878
    • 提供者:crion
  1. Alu1232

    0下载:
  2. An 8-bit ALU with 16 operations: logic, arithmetic, shifts.
  3. 所属分类:Com Port

    • 发布日期:2017-04-07
    • 文件大小:980
    • 提供者:nik
  1. ALU

    0下载:
  2. ALU design in Vhdl. Arithmetic Logic Unit
  3. 所属分类:Project Design

    • 发布日期:2017-03-29
    • 文件大小:3147
    • 提供者:Abdullah
  1. cpu16

    0下载:
  2. 实现一个16位CPU。该CPU使用精减指令集,是一个五段流水线的结构。包括取指令(IF)、读寄存器(RD)、运算器(ALU)、内存读写(MEM)和写回(WB)。-The realization of a 16-bit CPU. Streamline the use of the CPU instruction set is a structure of five lines. Including fetch (IF), register read (RD), arithmetic logic u
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-29
    • 文件大小:6205
    • 提供者:周健
  1. pipe_ALU

    0下载:
  2. 流水alu,实现了加减乘和逻辑运算的功能-pipe alu, successfully implement add, minus, multiplication,and logic operation
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:20855
    • 提供者:truman
  1. Alu_Solution

    0下载:
  2. Solution for 16bit ALU component in vhdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:514
    • 提供者:andrewnick
  1. alu_struct

    0下载:
  2. ALU written in VHDL, tested in FPGA advantage, there will be no support on this code. All right reserved by developer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1252
    • 提供者:nadir
  1. ALU

    0下载:
  2. this is a simple arithmetic logic unit in vhdl
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:487424
    • 提供者:Tabbie
« 1 2 34 5 6 7 8 9 »
搜珍网 www.dssz.com